Normy UNE - Španělské národní normy - strana 2848

Mechanical standardization of semiconductor devices - Part 6-13: Design guideline of open-top-type sockets for Fine-pitch Ball Grid Array (FBGA) and Fine-pitch Land Grid Array (FLGA) (Endorsed by Asociación Espanola de Normalización in January of 2017.)
(Rozměrová normalizace polovodičových součástek - Část 6-13: Směrnice pro návrh objímek otevřených shora pro pole vývodů s malou roztečí typů FBGA/FLGA.)

Norma vydaná dňa 1.1.2017

Mechanical standardization of semiconductor devices -- Part 6-16: Glossary of semiconductor tests and burn-in sockets for BGA, LGA, FBGA and FLGA (IEC 60191-6-16:2007). (Endorsed by AENOR in October of 2007.)
(Rozměrová normalizace polovodičových součástek - Část 6-16: Slovník zkušebních a zahořovacích patic BGA, LGA, FBGA a FLGA pro polovodiče.)

Norma vydaná dňa 1.10.2007

Mechanical standardization of semiconductor devices - Part 6-17: General rules for the preparation of outline drawings of surface mounted semiconductor device packages - Design guide for stacked packages - Fine-pitch ball grid array and fine-pitch land grid array (P-PFBGA and P-PFLGA) (Endorsed by AENOR in September of 2011.)
(Rozměrová normalizace polovodičových součástek - Část 6-17: Všeobecná pravidla pro přípravu obrysového nákresu pouzder polovodičových součástek pro povrchovou montáž - Návod pro návrh vrstvových pouzder - Pouzdra P-PFBGA a P-PFLGA.)

Norma vydaná dňa 1.9.2011

Mechanical standardization of semiconductor devices -- Part 6-18: General rules for the preparation of outline drawings of surface mounted semiconductor device packages - Design guide for ball grid array (BGA) (Endorsed by AENOR in May of 2010.)
(Rozměrová normalizace polovodičových součástek - Část 6-18: Všeobecná pravidla pro přípravu výkresů pouzder polovodičových součástek pro povrchovou montáž - Konstrukční pokyn pro návrh pouzder BGA.)

Norma vydaná dňa 1.5.2010

Mechanical standardization of semiconductor devices -- Part 6-19: Measurement methods of the package warpage at elevated temperature and the maximum permissible warpage (Endorsed by AENOR in September of 2010.)
(Rozměrová normalizace polovodičových součástek - Část 6-19: Měřicí metody pro měření zprohýbání pouzdra při zvýšené teplotě a maximální dovolené deformace.)

Norma vydaná dňa 1.9.2010

Mechanical standardization of semiconductor devices -- Part 6-2: General rules for the preparation of outline drawings of surface mounted semiconductor device packages - Design guide for 1,50 mm, 1,27 mm and 1,00 mm pitch ball and column terminal packages
(Rozměrová normalizace polovodičových součástek - Část 6-2: Všeobecná pravidla pro přípravu výkresů pouzder polovodičových součástek pro povrchovou montáž - Konstrukční návod pro pouzdra s vývody ve tvaru kuliček s roztečí 1,50 mm, 1,27 mm a 1,00 mm uspořádaných do sloupců.)

Norma vydaná dňa 10.10.2003

Mechanical standardization of semiconductor devices -- Part 6-20: General rules for the preparation of outline drawings of surface mounted semiconductor device packages - Measuring methods for package dimensions of small outline J-lead packages (SOJ) (Endorsed by AENOR in February of 2011.)
(Rozměrová normalizace polovodičových součástek - Část 6-20: Všeobecná pravidla pro přípravu výkresů pouzder polovodičových součástek pro povrchovou montáž - Měřicí metody pro rozměry pouzder SOJ.)

Norma vydaná dňa 1.2.2011

Mechanical standardization of semiconductor devices -- Part 6-21: General rules for the preparation of outline drawings of surface mounted semiconductor device packages - Measuring methods for package dimensions of small outline packages (SOP) (Endorsed by AENOR in February of 2011.)
(Rozměrová normalizace polovodičových součástek - Část 6-21: Všeobecná pravidla pro přípravu výkresů pouzder polovodičových součástek pro povrchovou montáž - Měřicí metody pro rozměry pouzder SOP.)

Norma vydaná dňa 1.2.2011

Mechanical standardization of semiconductor devices - Part 6-22: General rules for the preparation of outline drawings of surface mounted semiconductor device packages - Design guide for semiconductor packages Silicon Fine-pitch Ball Grid Array and Silicon Fine-pitch Land Grid Array (S-FBGA and S-FLGA) (Endorsed by AENOR in April of 2013.)
(Rozměrová normalizace polovodičových součástek - Část 6-22: Obecná pravidla pro přípravu výkresů pouzder polovodičových součástek pro povrchovou montáž - Konstrukční návod pro pouzdra S-FBGA a S-FLGA.)

Norma vydaná dňa 1.4.2013

Mechanical standardization of semiconductor devices -- Part 6-3: General rules for the preparation of outline drawings of surface mounted semiconductor device packages - Measuring methods for package dimensions of quad flat packs (QFP) (Endorsed by AENOR in December of 2001.)
(Rozměrová normalizace polovodičových součástek - Část 6-3: Všeobecná pravidla pro přípravu výkresů pouzder polovodičových součástek pro povrchovou montáž - Měřicí metody pro rozměry pouzder QFP.)

Norma vydaná dňa 1.12.2001