IEC - Mezinárodní elektrotechnická organizace - strana 132

Normy IEC - Mezinárodní elektrotechnická organizace - strana 132

IEC - Společnost IEC je přední světová organizace, která vytváří a vydává Mezinárodní normy pro veškeré elektrické, elektronické a další související technologie, které se souhrnně nazývají "elektrotechnologie". Všude tam, kde se nachází elektřina a elektronika, najdete i společnost IEC, která prosazuje bezpečnost a výkon, životní prostředí, účinnost elektřiny a obnovitelné energie. Společnost IEC také spravuje systémy pro posuzování shody, které prokazují, že zařízení, systémy či komponenty vyhovují Mezinárodním normám této společnosti.

Zobrazenie ceny: bez DPH
Zobrazovaná mena:
Zoradiť podľa:

Upresniť výber pre "Normy IEC - strana 132" podľa:    


IEC 60191-5-ed.2.0

Mechanical standardization of semiconductor devices - Part 5: Recommendations applying to integrated circuit packages using tape automated bonding (TAB)
(Normalisation mecanique des dispositifs a semiconducteurs - Partie 5: Recommandations applicables aux boitiers a transfert automatise sur bande (TAB) des circuits integres)

Norma vydaná dňa 23.4.1997

Vybraný formát:

Zobraziť všetky technické informácie
342.10


SKLADOM
IEC 60191-6-1-ed.1.0

Mechanical standardization of semiconductor devices - Part 6-1: General rules for the preparation of outline drawings of surface mounted semiconductor device packages - Design guide for gull-wing lead terminals

Norma vydaná dňa 30.10.2001

Vybraný formát:

Zobraziť všetky technické informácie
26.30


SKLADOM
IEC 60191-6-10-ed.1.0

Mechanical standardization of semiconductor devices - Part 6-10: General rules for the preparation of outline drawings of surface mounted semiconductor device packages - Dimensions of P-VSON
(Normalisation mecanique des dispositifs a semiconducteurs - Partie 6-10: Regles generales pour la preparation des dessins d´encombrement des dispositifs a semiconducteurs pour montage en surface - Dimensions des boitiers P-VSON)

Norma vydaná dňa 19.11.2003

Vybraný formát:

Zobraziť všetky technické informácie
105.30


SKLADOM
IEC 60191-6-12-ed.2.0

Mechanical standardization of semiconductor devices - Part 6-12: General rules for the preparation of outline drawings of surface mounted semiconductor device packages - Design guidelines for fine-pitch land grid array (FLGA)
(Normalisation mecanique des dispositifs a semiconducteurs - Partie 6-12: Regles generales pour la preparation des dessins d´encombrement des boitiers des dispositifs a semiconducteurs a montage en surface - Lignes directrices de conception pour les boitiers matriciels a plots et a pas fins (FLGA))

Norma vydaná dňa 8.6.2011

Vybraný formát:

Zobraziť všetky technické informácie
151.30


SKLADOM
IEC 60191-6-13-ed.2.0

Mechanical standardization of semiconductor devices - Part 6-13: Design guideline of open-top-type sockets for Fine-pitch Ball Grid Array (FBGA) and Fine-pitch Land Grid Array (FLGA)
(Normalisation mecanique des dispositifs a semiconducteurs - Partie 6-13: Guide de conception pour les supports sans couvercle pour les boitiers matriciels a billes et a pas fins (FBGA) et les boitiers matriciels a zone de contact plate et a pas fins (FLGA))

Norma vydaná dňa 27.9.2016

Vybraný formát:

Zobraziť všetky technické informácie
151.30


SKLADOM
IEC 60191-6-16-ed.1.0

Mechanical standardization of semiconductor devices - Part 6-16: Glossary of semiconductor tests and burn-in sockets for BGA, LGA, FBGA and FLGA
(Normalisation mecanique des dispositifs a semiconducteurs - Partie 6-16: Glossaire des supports de test et de deverminage pour les BGA, LGA, FBGA et FLGA)

Norma vydaná dňa 26.4.2007

Vybraný formát:

Zobraziť všetky technické informácie
52.60


SKLADOM
IEC 60191-6-17-ed.1.0

Mechanical standardization of semiconductor devices - Part 6-17: General rules for the preparation of outline drawings of surface mounted semiconductor device packages - Design guide for stacked packages - Fine-pitch ball grid array and fine-pitch land grid array (P-PFBGA and P-PFLGA)
(Normalisation mecanique des dispositifs a semiconducteurs - Partie 6-17: Regles generales pour la preparation des dessins d´encombrement des dispositifs a semiconducteurs a montage en surface - Guide de conception pour les boitiers empiles - Boitiers matriciels a billes et a pas fins et boitiers matriciels a zone de contact plate et a pas fins (P-PFBGA et P-PFLGA))

Norma vydaná dňa 27.1.2011

Vybraný formát:

Zobraziť všetky technické informácie
276.30


SKLADOM
IEC 60191-6-18-ed.1.0

Mechanical standardization of semiconductor devices - Part 6-18: General rules for the preparation of outline drawings of surface mounted semiconductor device packages - Design guide for ball grid array (BGA)
(Normalisation mecanique des dispositifs a semiconducteurs - Partie 6-18: Regles generales pour la preparation des dessins d´encombrement des dispositifs a semiconducteurs pour montage en surface - Guide de conception pour les boitiers matriciels a billes (BGA))

Norma vydaná dňa 7.1.2010

Vybraný formát:

Zobraziť všetky technické informácie
151.30


SKLADOM
IEC 60191-6-18-ed.1.0/Cor.1 Oprava

Corrigendum 1 - Mechanical stardardization of semiconductor devices - Part 6-18: General rules for the preparation of outline drawings of surface mounted semiconductor device packages - Design guide for ball grid array (BGA)
(Corrigendum 1 - Normalisation mecanique des dispositifs a semiconducteurs - Partie 6-18: Regles generales pour la preparation des dessins d´encombrement des dispositifs a semiconducteurs pour montage en surface - Guide de conception pour les boitiers matriciels a billes (BGA))

Oprava vydaná dňa 31.5.2010

Vybraný formát:

Zobraziť všetky technické informácie
1.30


SKLADOM
IEC 60191-6-18-ed.1.0/Cor.2 Oprava

Corrigendum 2 - Mechanical standardization of semiconductor devices - Part 6-18: General rules for the preparation of outline drawings of surface mounted semiconductor device packages - Design guide for ball grid array (BGA)
(Corrigendum 2 - Normalisation mecanique des dispositifs a semiconducteurs - Partie 6-18: Regles generales pour la preparation des dessins d´encombrement des dispositifs a semiconducteurs pour montage en surface - Guide de conception pour les boitiers matriciels a billes (BGA))

Oprava vydaná dňa 28.7.2010

Vybraný formát:

Zobraziť všetky technické informácie
1.30


SKLADOM

Zobrazený záznam od 1310 až 1320 z celkom 11443 záznamov.


Potrebujete pomoc?


Cookies Cookies

Potrebujeme váš súhlas na využitie jednotlivých dát, aby sa vám okrem iného mohli ukazovať informácie týkajúce sa vašich záujmov. Súhlas udelíte kliknutím na tlačidlo „OK“.

Súhlas môžete odmietnuť tu.

Tu máte možnosť prispôsobiť si nastavenia súborov cookies v súlade s vlastnými preferenciami.

Potrebujeme váš súhlas na využitie jednotlivých dát, aby sa vám okrem iného mohli ukazovať informácie týkajúce sa vašich záujmov.