Potrebujeme váš súhlas na využitie jednotlivých dát, aby sa vám okrem iného mohli ukazovať informácie týkajúce sa vašich záujmov. Súhlas udelíte kliknutím na tlačidlo „OK“.
IEC 62530 Ed. 1 (IEEE Std 1800(TM)-2005): Standard for SystemVerilog - Unified Hardware Design, Specification, and Verification Language
Automaticky preložený názov:
IEC 62530 Ed. 1 (IEEE Std 1800 (TM) -2005): Štandardné pre SystemVerilog - Unified Hardware Design, špecifikácie a verifikácia Language
NORMA vydaná dňa 9.12.2007
Označenie normy: IEEE/IEC 62530-2007
Poznámka: NEPLATNÁ
Dátum vydania normy: 9.12.2007
Kód tovaru: NS-415156
Približná hmotnosť: 300 g (0.66 libier)
Krajina: Medzinárodná technická norma
Kategória: Technické normy IEEE
Posledná aktualizácia: 2026-04-02 (Počet položiek: 2 270 295)
© Copyright 2026 NORMSERVIS s.r.o.