Cookies
Potrebujeme váš súhlas na využitie jednotlivých dát, aby sa vám okrem iného mohli ukazovať informácie týkajúce sa vašich záujmov. Súhlas udelíte kliknutím na tlačidlo „OK“.
IEEE 1800-2012
IEEE Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language
Automaticky preložený názov:
IEEE Standard SystemVerilog - Unified Hardware Design, špecifikácie a verifikácia Language
NORMA vydaná dňa 21.2.2013
Informácie o norme:
Označenie normy: IEEE 1800-2012
Poznámka: NEPLATNÁ
Dátum vydania normy: 21.2.2013
Kód tovaru: NS-416126
Približná hmotnosť: 300 g (0.66 libier)
Krajina: Medzinárodná technická norma
Kategória: Technické normy IEEE
Doporučujeme:
