Cookies
Potrebujeme váš súhlas na využitie jednotlivých dát, aby sa vám okrem iného mohli ukazovať informácie týkajúce sa vašich záujmov. Súhlas udelíte kliknutím na tlačidlo „OK“.
IEC 62530-ed.3.0
SystemVerilog - Unified Hardware Design, Specification, and Verification Language
NORMA vydaná dňa 26.7.2021
Informácie o norme:
Označenie normy: IEC 62530-ed.3.0
Dátum vydania normy: 26.7.2021
Kód tovaru: NS-1030838
Počet strán: 1315
Približná hmotnosť: 3976 g (8.77 libier)
Krajina: Medzinárodná technická norma
Kategória: Technické normy IEC
Kategórie - podobné normy:
Průmyslové automatizační systémy obecně
Jazyky používané v informační technologii
Anotácia textu normy IEC 62530-ed.3.0 :
IEC 62530:2021(E) provides the definition of the language syntax and semantics for the IEEE 1800™ SystemVerilog language, which is a unified hardware design, specification, and verification language. The standard includes support for behavioral, register transfer level (RTL), and gate-level hardware descriptions; testbench, coverage, assertion, object-oriented, and constrained random constructs; and also provides application programming interfaces (APIs) to foreign programming languages. This edition corrects errors and clarifies aspects of the language definition in IEEE Std 1800-2012.1 This revision also provides enhanced features that ease design, improve verification, and enhance cross-language interactions. This publication has the status of a double logo IEEE/IEC standard.
Odporúčame:
EviZak - všetky zákony vrátane ich evidencie na jednom mieste
Poskytovanie aktuálnych informácií o legislatívnych predpisoch vyhlásených v Zbierke zákonov od roku 1945.
Aktualizácia 2x v mesiaci !
Chcete vedieť viac informácii ? Pozrite sa na túto stránku.
