ČSN EN 61691-3-3 (013750)

Jazyky pro popis chování systému - Část 3-3: Syntéza v jazyku VHDL. (Text normy není součástí výtisku).

Automaticky preložený názov:

Jazyky pre opis správania systému - Časť 3-3: Syntéza v jazyku VHDL. (Norma STN).



NORMA vydaná dňa 1.5.2002


Jazyk
Prevedenie
DostupnosťSKLADOM
Cena2.10 bez DPH
2.10

Informácie o norme:

Označenie normy: ČSN EN 61691-3-3
Rozlišovací znak: 013750
Katalógové číslo: 64774
Dátum vydania normy: 1.5.2002
Kód tovaru: NS-160847
Počet strán: 4
Približná hmotnosť: 12 g (0.03 libier)
Krajina: Česká technická norma
Kategória: Technické normy ČSN

Kategórie - podobné normy:

Jazyky používané v informační technologii

Anotácia textu normy ČSN EN 61691-3-3 (013750):

Soubor mezinárodní normy EN 61692 poskytuje prostředky k návrhu objektu pomocí základní specifikace hardwaru v jazyku VHDL. Popisný jazyk hardwaru VHDL (Hardware Description Language) slouží pro velmi rychlé integrované obvody VHSIC (Very High Speed Integrated Circuit). Používá se pro zpracování dokumentace, ověřování a syntézu velkých číslicových celků. Přesná definice jazyka VHDL je obsažena v Části 1: Referenční příručka jazyka VHDL. Jazyk slouží k návrhu hardwaru s přesně definovanými vstupy a výstupy a vykonává přesně stanovené funkce. Předmětem návrhu může být celý systém, podsystém, deska, čip, makrobuňka, logické hradlo nebo jakákoliv úroveň abstrakce mezi tím. Jazyk VHDL se může použít i k popisu konfigurace při sestavování navržených entit, aby tvořily celkový návrh. Tato část normy je založena na dokumentu IEEE Std 1076-3:1997: Norma IEEE - Syntéza sad. Podporuje syntézu v jazyku VHDL a ověřování hardwarových návrhů pomoci definice typů vektorů pro zobrazení celočíselných hodnot se znaménkem i bez znaménka.

Doporučujeme:


Tento web používa cookies. Ďalším prechádzaním tohto webu vyjadrujete súhlas s ich používaním. Viac informácií / Rozumiem