Potrebujeme váš súhlas na využitie jednotlivých dát, aby sa vám okrem iného mohli ukazovať informácie týkajúce sa vašich záujmov. Súhlas udelíte kliknutím na tlačidlo „OK“.
Standard for SystemVerilog. Unified hardware design, specification and verification language.
Automaticky preložený názov:
Norma pre SystemVerilog. Unified hardvér dizajn , špecifikácie a verifikácia jazyk
NORMA vydaná dňa 31.12.2007
Označenie normy: BS IEC 62530:2007
Poznámka: NEPLATNÁ
Dátum vydania normy: 31.12.2007
Kód tovaru: NS-107146
Počet strán: 664
Približná hmotnosť: 2023 g (4.46 libier)
Krajina: Britská technická norma
Kategória: Technické normy BS
Posledná aktualizácia: 2025-10-19 (Počet položiek: 2 239 213)
© Copyright 2025 NORMSERVIS s.r.o.