NORMSERVIS s.r.o.

IEC 60749-34-ed.2.0

Semiconductor devices - Mechanical and climatic test methods - Part 34: Power cycling

NORMA vydaná dňa 28.10.2010

Španielsky -
Elektronické PDF (52.20 EUR)

Španielsky -
Tlačené (52.20 EUR)

Španielsky -
CD-ROM (53.90 EUR)




Anglicky a francúzsky -
Elektronické PDF (52.20 EUR)

Anglicky a francúzsky -
Tlačené (52.20 EUR)

Anglicky a francúzsky -
CD-ROM (53.90 EUR)

The information about the standard:

Designation standards: IEC 60749-34-ed.2.0
Publication date standards: 28.10.2010
The number of pages: 21
Approximate weight : 63 g (0.14 lbs)
Country: International technical standard
Kategória: Technické normy IEC

Annotation of standard text IEC 60749-34-ed.2.0 :

IEC 60749-34:2010 describes a test method used to determine the resistance of a semiconductor device to thermal and mechanical stresses due to cycling the power dissipation of the internal semiconductor die and internal connectors. This happens when low-voltage operating biases for forward conduction (load currents) are periodically applied and removed, causing rapid changes of temperature. The power cycling test is intended to simulate typical applications in power electronics and is complementary to high temperature operating life (see IEC 60749-23). Exposure to this test may not induce the same failure mechanisms as exposure to air-to-air temperature cycling, or to rapid change of temperature using the two-fluid-baths method. This test causes wear-out and is considered destructive. This second edition cancels and replaces the first edition published in 2004 and constitutes a technical revision. The significant changes with respect from the previous edition include: - the specification of tighter conditions for more accelerated power cycling in the wire bond fatigue mode; - information that under harsh power cycling conditions high current densities in a thin die metalization might initiate electromigration effects close to wire bonds. La CEI 60749-34:2010 decrit une methode dessai utilisee pour determiner la resistance dun dispositif a semiconducteurs aux contraintes thermiques et mecaniques du fait de la dissipation de puissance de la puce a semiconducteur interne et des connecteurs internes. Cela se produit lorsque des polarisations de fonctionnement a basse tension pour la conduction avant (courants de charge) sont periodiquement appliquees et enlevees en causant des variations rapides de temperature. Lessai de cycles de puissance est destine a simuler des applications types en electronique de puissance, et est complementaire a la duree de vie en fonctionnement a haute temperature (voir CEI 60749-23). Lexposition a cet essai peut ne pas induire les memes mecanismes de defaillances que lexposition aux cycles de temperature de lair-air ou a un changement rapide de temperature utilisant la methode du bain a deux fluides. Cet essai provoque une usure et est considere comme destructif. Cette seconde edition annule et remplace la premiere edition parue en 2004 et constitue une revision technique. Les modifications importantes par rapport a ledition anterieure comprennent: - la specification des conditions serrees pour des cycles en puissances plus acceleres dans le mode de fatigue de soudure de fil; - des informations indiquant que dans des conditions diterations de puissance severes, des densites de courant elevees dans une metallisation en couche mince de la puce peuvent declencher des effets delectromigration a proximite des fils de connexion.